光子、电子与MEMS封装及系统集成设计准则
点击蓝字
关注我们
光子、电子与MEMS封装及系统集成设计准则
封装与系统集成涵盖了光子集成电路（Photonic Integrated Circuits, PICs）与外部世界之间的光学、电子、机械和热学耦合。实现先进封装所需的制造工艺主要包括以下两个方向：
✅ 光子与电子器件的共封装
✅ MEMS与集成系统的共封装
光子器件的封装尤其是共封装所面临的挑战常常被低估。由于涉及的技术种类繁多、复杂度高，加之面向PIC设计人员的行业标准尚不完善，使得该领域在技术上仍极具挑战性。这不仅显著推高了原型光子封装的组装成本，也对如何将其顺利扩展至大规模量产带来了重大影响。
图1展示了用户可选用的主要封装工艺概览。
一些典型封装工艺概览，包括：光纤阵列耦合、混合集成、微光学元件组装、引线键合、电学互连组装，以及ASIC与MEMS集成。
为确保光子集成电路（PIC）、电子集成电路（EIC，如ASIC）和MEMS能够高效且可重复地实现共封装，有必要对其版图布局进行标准化，以便采用通用的封装结构和工艺流程。制定了一系列光子封装设计规则，涵盖了当前最常用的封装与组装技术。这些设计规则明确规定了PIC芯片上光学与电学输入/输出端口的允许尺寸与位置，并以PIC芯片的物理外形为基准进行定义。
1
我们建议用户按照图2所示的版图规范来设计其光子集成电路（PIC）的光学与电学接口。该版图布局使用户能够采用通用型封装解决方案，从而显著降低工艺开发周期和成本。
光学接口通常指通过边缘耦合器（edge coupler）或光栅耦合器（grating coupler）将光纤与PIC进行耦合的位置；电学接口则指通过引线键合（wire bonds）或球栅阵列（BGA）将PIC连接至外部载板（carrier）的区域。图3展示了一个面向封装优化设计的PIC实例，其中光学接口、直流（DC）与射频（RF）清晰分离，有效避免了信号串扰并提升了可制造性。
图2通用光子集成电路（PIC）设计与布局指南
为实现优化的封装，建议将PIC的一侧专门用于光学接口（通常指定为西侧）。若需设置多个光学接口，则应将其布置在PIC的对侧（通常为东侧），以便利用标准封装设备实现并行光学对准。
关于光学接口的更详细设计指南，包括“光旁路”O或“回环结构”等关键概念——这些设计对于实现快速、高效的光学对准至关重要。
图3封装设计将集成ASIC的光子集成电路（PIC）高效装配到电学载板上
图4封装设计良好的示例，展示了如何利用标准组装工艺，将MEMS芯片高效装配到电学载板上
光子集成电路（PIC）与外部世界之间的电子连接通常通过引线键合（wire bonding）到印刷电路板（PCB）来实现。为确保引线键合的可重复性和可靠性，必须精确控制PIC上焊盘（bond-pads）的位置和间距。
总体而言，我们建议光学组装工艺与电学组装工艺不应从PIC芯片的同一侧进行。默认情况下，焊盘应布置在PIC芯片的北侧和南侧边缘。如果东侧不用于光学耦合，则也可在此侧布置焊盘。
图5光子集成电路（PIC）设计中的若干最佳实践规则示例。遵循这些规则可确保与标准封装及组装工艺的兼容性
当一个PIC设计需要直流（DC）和射频（RF）电连接时，我们建议将所有DC键合焊盘布置在PIC芯片的一侧边缘（即北侧），并将所有RF键合焊盘布置在另一侧边缘（即南侧）。无论类型如何，键合焊盘阵列都应相对于PIC居中，见图2。其中一些光学和电学设计规则已在图5中以图形方式汇总。
2
泰丰瑞电子光子封装团队致力于为各类光子集成电路（PIC）和应用场景提供灵活多样的光学耦合解决方案。这些光子封装设计规则主要面向1550 nm和1310 nm波段的封装方案制定，但也可适用于其他波长范围。通常，我们可支持单根光纤或光纤阵列的封装；支持单模光纤（SMF）或保偏光纤（PMF）；并可采用光栅耦合器（grating coupler）或边缘耦合（edge coupler）方案。
与边缘耦合器相比，光栅耦合器具有更宽松的光学对准容差，因此在PIC的光学封装中常常是更优的选择。然而，对于边发射激光芯片的光学封装，或针对光谱带宽较宽、对偏振不敏感（polarization-agnostic）的PIC，边缘耦合则可能是更好的选择。
无论选择哪种耦合方案，我们都建议严格遵循PDRs，以确保其PIC能够顺利实现光学封装。
边缘耦合
边缘耦合具有低插入损耗（IL）、大光谱带宽（BW）以及对偏振不敏感等优点。它是将边发射激光器或PIC波导中的光高效耦合进光纤的一种较为便捷的方式，并已广泛应用于激光二极管（LD）的商业化封装中。边缘耦合的对准容差通常比光栅耦合更为严苛。
单光纤
对于激光芯片的单光纤边缘耦合，我们通常采用带微透镜的光纤（焦距为10 µm），该光纤安装在金属套管（ferrule）中。整个金属化组件通过激光焊接固定在最佳对准位置,焊接到Kovar蝶形封装上。该工艺通常被称为“光纤尾纤化”（fiber pigtailing），是激光二极管（LD）模块制造中的关键步骤。此过程通过光学对准与激光焊接完成。激光焊接形成的连接结构坚固可靠，常用于极端严苛环境（如航天或海底应用）中的高端光子器件。图6展示了激光焊接封装工艺的一个实例。
对于PIC的单光纤边缘耦合，我们提供两种标准方案：
采用平端面光纤，耦合至PIC上的10µm模场
转换器。
采用带微透镜光纤，耦合至PIC上的倒锥波导
用户需自行确保其边缘耦合器结构距离PIC芯片边缘足够近，以便光纤能够顺利接入。
图6光子封装中激光焊接的示例
光纤阵列
对PIC进行边缘耦合通常需要一个模场适配，以匹配PIC的模场直径（MFD）与边缘耦合光纤的模场直径。在许多应用中，需要将多根光纤连接至同一块PIC。与其逐根依次对准多根独立光纤，更优的解决方案是使用光纤阵列。
然而，由于边缘耦合的对准容差极为严格，除非波导的模场直径能与光纤匹配，否则将光纤阵列耦合到PIC具有较大挑战性。随着光子封装技术的进步，目前已采用超高数值孔径（UHNA）的光纤阵列，用于耦合至具有3 µm模场直径的大通道数硅基（Si）和磷化铟（InP）PIC。这类光纤不仅能与小模场直径的PIC实现良好的模场匹配，还可与SMF-28光纤熔接，且附加损耗极低。
对于模场直径为10 µm的PIC波导，标准光纤阵列即可通过常规封装工艺实现低损耗耦合。为说明目的，图7展示了一个将此类光纤阵列对准硅基PIC的封装实例。
图7光纤阵列与硅光子集成电路（PIC）边缘耦合（左）光纤与波导对准的特写视图。（右）光纤与PIC系统的展开视图
在光纤阵列边缘耦合中，多个光纤通道需同时对准PIC上的多个边缘耦合器。我们建议采用有源对准（active alignment）方式，通过一系列“光旁路”（optical shunts），将光纤对准位于光学接口两侧的成对环回波导（looped waveguides）。鉴于光纤阵列中各纤芯的同心度极高（<500 nm），该方法可确保所有中间光纤通道均与其对应的边缘耦合器精确对准。图8展示了此类光旁路在PIC上的典型实现方式。
图8用于辅助光子封装内光纤阵列对准的“光旁路”概念示意图。
PIC上边缘耦合器阵列的间距必须精确为250 µm或127 µm，以匹配廷德尔提供的边缘耦合阵列（见图8）。由于光纤阵列和波导边缘阵列的第一对和最后一对通道用于光旁路（optical-shunts），因此用户若需要N个通道来运行其PIC，则必须选择至少包含N+4个通道的光纤阵列。如果需要两个光纤阵列来封装一个PIC，则它们必须布置在PIC的相对两侧（例如某些情况下为西侧和东侧）。倾斜光纤阵列也可用于倾斜波导输出。
光栅耦合
边缘耦合的替代方案，也是目前在硅基光子集成电路（Si-PIC）中更为广泛采用的光输入/输出耦合方式，是光栅耦合。光纤与PIC光栅耦合器耦合的示例如图9所示。
对于典型的光栅耦合器，当光纤偏离其最佳位置2.5 µm时，耦合光功率将下降约1 dB。尽管该对准容差尚不足以实现光纤相对于Si-PIC光栅耦合器的无源对准（passive alignment），但与边缘耦合方案相比，它已显著简化了有源对准的过程。
图9光纤阵列与PIC上光栅耦合器封装的示例（左）标准垂直耦合；（右）准平面耦合
为了达到最佳耦合效率，光纤模式应几乎垂直入射到光栅耦合器上。例如，imec的ISIPP50G PDK表明，其光栅耦合器设计和测试时使用的光纤具有垂直（0°切割）端面，并在空气中以10°角定向。然而，如果光纤本身以近垂直入射的方式进行光学封装（即尾纤几何结构），则整个器件会变得笨重且脆弱。
为解决这一问题，开发了一种准平面耦合（QPC）方法，在该方法中，光纤位于Si-PIC表面，具有40°抛光端面，通过全内反射（TIR）条件将光纤模式以正确的10°角度导向光栅耦合器，当使用折射率匹配的环氧树脂封装时。见图9。准平面方法具有易于管理的±2.5°的1dB倾角容差，以及±2.5µm的1dB横向对准容差，并且插入损耗与标准尾纤耦合到光栅耦合器相当。
图10用于辅助光子封装内光纤阵列对准的“光旁路”概念示意图
在光纤阵列准平面耦合（QPC）和近垂直耦合中，多个光纤通道需同时对准PIC上的多个光栅耦合器。我们建议使用“光旁路”（optical-shunt）进行有源对准，将光纤阵列的第一和最后一个通道分别与光栅阵列的第一和最后一个通道对准。鉴于光纤阵列中各纤芯的同心度极高（<500 nm），这种方法可确保所有中间光纤通道与其对应的光栅耦合器精确对准。图10展示了这种光旁路在PIC上的典型实现方式。
为了便于光旁路对准以及光纤阵列与PIC之间良好的机械粘接，我们要求光栅耦合器阵列距离PIC边缘至少750 µm，并且阵列应平行于PIC的边缘布置。此外，我们建议在光纤阵列5 mm的占位区域内留出一个500 µm的禁布区，以便环氧树脂流动。这些设计规则如图10所示。
PIC上光栅耦合器阵列的间距必须精确为250 µm或127 µm，以匹配廷德尔提供的准平面耦合（QPC）光纤阵列——见图10。由于光纤阵列和光栅阵列的第一通道和最后一通道用于光旁路，因此，若用户需要N个通道用于其PIC的正常工作，则必须选择至少包含N + 2个通道的光纤阵列。如果封装一个PIC需要两个光纤阵列，则它们必须布置在PIC的相对两侧。
光学设计规则
表1汇总了光子光学封装的一些主要设计规则与技术规范。
请注意，这些设计规则是基于当前标准工艺所提出的建议性要求。如您的封装需求超出本规则范围，请联系泰丰瑞电子光子封装团队，以了解当前最先进的技术能力及可提供的定制化选项。
表1光学封装设计规则
3
图11光子封装中使用的电学引线键合示例（左）金球键合；（右）带状键合或楔形键合
引线键合是从PIC到封装内印刷电路板（PCB）提供电连接的最常用方法。廷德尔所组装的大多数封装均采用金球键合，用于直流（DC）信号，而高速信号RF则采用带状键合或楔形键合。图11展示了不同类型引线键合配置的示例。
当PIC与PCB的键合焊盘之间存在机械不匹配时，会采用电学转接板作为中间结构将二者连接起来。这类转接板可采用薄膜陶瓷或硅基集成电路等形式。
在2.5D和3D集成中，倒装芯片键合技术正日益普及，因其有助于缩小封装尺寸并提升电学性能——该技术既可用于电学IC，在某些情况下也可用于PIC。
图12所示的封装示例展示了电学封装中的一些关键概念。在接下来的章节中，我们将简要介绍这些技术，并说明为实现高效光电封装应遵循的一些基本光子封装设计规则。
图12光子封装内若干关键电学特性的概览
直流电学连接
对于标准球键合（ball bonding），PIC上的直流（DC）键合焊盘应至少为70 µm × 70 µm，并且间距至少为150 µm。我们不建议在PIC上交错排列键合焊盘，因为这会增加相邻引线键合之间短路的风险。较小的焊盘宽度和间距通常也可以接受，特别是那些由主要欧洲代工厂定义的工艺设计套件（PDKs）中的规格。
总体而言，建议将键合位置尽量靠近芯片边缘，以确保当连接PIC与PCB或载体时，引线键合长度尽可能短。此外，建议将电子耦合用的键合焊盘布置在PIC芯片的北侧和南侧，并相对于PIC芯片居中对齐。部分这些封装设计规则在图13中有图形化总结。关于最合适的键合焊盘金属化选择的信息，请参见表2。
图13PIC键合焊盘设计规则与最佳实践指南
射频（RF）电气连接
从每平方毫米的成本来看，光子集成电路（PIC）芯片上的物理空间相对昂贵，因此有必要尽可能缩小PIC上的电接触焊盘尺寸，以减少所占用的物理面积。如前一节所示，PIC上紧凑的直流（DC）键合焊盘和走线可以相对容易地与标准印刷电路板（PCB）技术实现接口。然而，对于PIC上的射频（RF）键合焊盘和走线而言，由于所涉及材料的介电常数存在差异，其与PCB技术之间存在固有的不匹配问题。
这种尺寸差异如图14所示。在此配置下，将光子集成电路（PIC）通过金线键合（wire bonding）连接到印刷电路板（PCB）时，必须尽可能缩短金线长度，以减少寄生损耗。对于仅包含单个射频（RF）通道的PIC，通常可以做到这一点，且对性能影响很小。然而，对于通道数量较多的PIC，则需要格外谨慎，以确保在物理连接PIC与PCB的同时，仍能维持良好的阻抗匹配并最大限度地降低寄生损耗。
正如下一节将要描述的那样，为解决PIC与PCB（或其他电学平台，例如低温共烧陶瓷LTCC）之间的物理不匹配问题，通常会采用电学中介层（electrical interposers）。这些中介层充当PIC与PCB之间的桥梁，使电学接口能够在一段选定的距离内逐步实现阻抗匹配。
注：由于射频接口形式多种多样（例如PIC到PCB、玻璃或陶瓷等），很难制定适用于所有情况的详细射频封装设计规则。不过，我们在表3中列出了一些通用的设计指导原则。建议在PIC制造之前，向您所选的封装供应商咨询与其射频设计相关的具体建议。
图14（左）高速PCB的典型尺寸；（中）PIC上射频传输线与高速PCB在物理尺寸上的不匹配；（右）采用电学中介层（electrical interposer）来桥接PIC与PCB之间的机电不匹配
电气中介层
如上所述并在图14中所示，中介层通常用于桥接PIC与PCB键合尺寸之间的机电不匹配，以实现阻抗匹配。根据具体应用和射频要求的不同，可采用多种不同的中介层结构，例如玻璃、陶瓷或低温共烧陶瓷（LTCC）。图15展示了一个典型示例：使用陶瓷中介层将PIC上的8个射频通道连接至PCB封装。该陶瓷中介层的设计使其射频走线在从匹配PCB射频线尺寸过渡到匹配PIC射频线尺寸的过程中，始终保持恒定的50 Ω阻抗。通常，此类中介层是为特定应用专门定制设计的。
图15射频中介层用于桥接PIC与PCB键合尺寸之间的机电不匹配。本图展示了此类中介层被用于将8路射频连接引至一个PIC
对于直流连接，中介层也可用于协助封装具有大量即200个以上紧密排布电接触点的PIC，这些接触点需要扇出至PCB。此类中介层可包括单层硅结构线宽/间距为8 μm/3 μm或带有40 μm通孔的双层玻璃中介层。这些结构的示例如图16所示。这些中介层通常设计用于倒装芯片键合，该技术为PIC的电气互连提供了一种便捷的方式。
图16中介层用于将PIC的电气连接扇出至PCB或其他载板（左）硅中介层（右）玻璃中介层
产品咨询,请戳下方二维码
微信号丨hentheo
扫码关注丨更多内容
本篇文章来源于微信公众号:泰丰瑞电子
